Rechnerarchitektur (Subject) / E/A (Lesson)
There are 12 cards in this lesson
eingabe und ausgabe werk
This lesson was created by fuchsik.
This lesson is not released for learning.
- Eingabe/Ausgabe Datenaustausch zwischen Rechner und dem Rest der Welt ist zeichen- oder blockorientiert
- programmierte Ein- / Ausgabe keine direkte Verbindung zwischen Hauptspeicher und E/A-Gerät Hauptspeicher, Prozessor und E/A-Geräte liegen an einem gemeinsamen Bus, jeder Anschluß an den Bus heißt E/A-Port Datentransfer zwischen Prozessor-Register und Puffer-Register des E/A-Geräts> vergleichbar mit Verkehr Prozessor/Hauptspeicher, aber viel langsamer Möglichkeiten zur Adressierung von E/A-Geräten:• Einblendung in HS-Adreßraum > Memory Mapped I/O• separater Adreßraum > I/O Mapping
- Memory Mapped I/O I/O Mapping Memory Mapped I/O: - E/A Portadressen werden in „normalen“ Adressraum des CPUs eingeblendet- CPU „sieht“ Peripheriegeräte einfach als Teil seines Speichers I/O Mapping: - seperater Adressraum -> gerätespezifische E/A Adressen > d.h. 2 voneinander getrennte Adressräume für RAM und Peripheriespeicher
- aktives Warten(Polling) wird benutzt bei sehr großen Anforderungen an Reaktionsgeschwindigkeit auf gewünschte Datenübertragung eines einzigen Peripheriegerätes (Echtzeitanwendung) Endgerät ist zu keiner intelligenten Methode fähig keine Möglichkeiten der verzahnten Bearbeitung verschiedener Aufgaben geringe Übertragungsgeschwindigkeit ineffizient bei mehreren Peripheriegeräten gleichzeitig
- Interrupt selten und unerwartet auftretendes Ereignis,das den Prozessor zwingt, sein aktuell bearbeitetes Programm zu stoppen und statt dessen ein spezielles Programm zur Bedienung des Interrupts auszuführen> Bearbeitungskontext wird zugunsten einer Routine zur Bedienung des Interruptsgewechselt
- Verfahren zur Identifikation der Quelle eines Interrupts Polling- Prozessor fragt zu Beginn der Interruptroutine nach fest vorgegebener Reihenfolge alle Komponenten ab, die einen Interrupt auslösen können.- Abbruch der Abfrageroutine bei erster gefundener Komponente mit gesetztem Interrupt Flag Daisy Chain- alle Interruptquellen sind hier miteinander verkettet- Prozessor generiert Bestätigungs-Signal (Acknowledge), das durch alle Geräte durchgeschleift wird- erstes Gerät, das unterbrochen hat und dieses Signal erhält, reagiert und reichtAcknowledge nicht weiter. Multilevel Interrupt- Prozessor weiß woher Interrupt kommt
- Woher erhält die CPU die Adresse der ISR(Interrupt-Service-Routine)? entweder es gibt eine einzige ISR mit fester Adresse oder Peripheriegerät legt Sprungadresse auf Datenbus („Vetored Interrupt“)
- (Ausnahme-)Vektortabelle Zusammenfassung der Startadressen aller Ausnahmeroutinen Jeder Ausnahmeursache wird als Vektornummer der Index zugeordnet, unter dem die Startadresse ihrer Behandlungsroutine in der Tabelle gespeichert ist
- maskierbare Interrupts (IRQ) werden nur dann ausgeführt, wenn im Statusregister des Prozessors das IE-Bit(Interrupt Enable Flag) gesetzt ist
- nichtmaskierbare Interrupts (NMI) werden nach Abschluß des gerade ausgeführten Befehls unbedingt durchgeführt
- DMA - Direct Memory Access/direkter Speicherzugriff ist eine Operation, bei der von einer Ressource zu einer anderen in einem Computersystem ohne Beteiligung der CPU Daten kopiert werden Datenübertragung vom Speicher zu einer E/A-Schnittstelle CPU trifft auf Ladebefehl und ermittelt effektive Adresse des Datums Ausgabe der Adresse zum Speicher, von dort Laden des Datums in Register der CPU CPU entnimmt dem Speicher unter der nächsten Speicheradresse den Schreibbefehl und bestimmt die Schnitstellenadresse Übertraung des Datums zur Schnitstelle
- Prinzip E/A-Prozessoren übernehmen gesamten E/A-Verkehr steuern die Übernahme der Daten vom Bus DMA liefert die Daten Fertigmeldung an CPU über Interrupt