27
2. Semester (Subject) / Arch & Orga (Lesson)
Wichtigsten Fragen
This lesson was created by Schatzkiste.
This lesson is not released for learning.
Advertisement
- Erklären Sie den Ablauf eines einfachen Ladebefehls zwischen RAM und CPU (0404h LDA). Speicheradresse (hier: 0404) wird an den Prozessor angelegt, wobei sie sich aus den quergelesenen Binärcode an der Adressleitung ergibt. Programmcounter wird inkrementiert. Das erste Befehlswort wird als Opcode angeliefert. Befehl gelangt in das Instruktionsregister und von dort in den Decoder, wo festgestellt wird, dass die Adresse des Datums dem Befehlscode folgt. Die Adresse wird Byte für Byte in das Adressregister der CPU gegeben. Vom Adressregister wird die Adresse auf den Adressbus gelegt und das Datenbyte über den Datenbus in den Akku geladen.
- In welches Register gelangt ein Befehl vom Speicher? Es gelangt in das Instruktionsregister.
- Welche 4 Angaben sind für eine „zweistellige Verknüpfung“ mindestens notwendig? Art der Operation (Opcode) 1. Quelloperand bzw. Adresse 2 Quelloperand bzw. Adresse Adresse des Resultats
- Erkläre die Begriffe „Nulladressbefehl“, „Einadressbefehl“, „Zweiadressbefehls“ und „Dreiadressbefehl“. Nulladressbefehl: Implizite Adressierung, Operand bzw. Register im Befehl enthalten Einadressbefehl: Der Operandenteil des Bfehls enthält nur eine Adresse (die andere implizit) Zweiadressbefehl: Operandenteil enthält 2 Adressen (z.B. Quell- und Zieladresse) Dreiadressenbefehl: Operandenteil enthält 3 Adressen (z.B. 1. Quelladresse, 2. Quelladresse, Zieladresse)
- Wie kann die Verarbeitungsleistung der Prozessoren erhöht werden? Nennen Sie 5! Pipelines für Daten und Programme Programm- und Datencache Sprungvorhersage Datenflussanalyse Spekulative Befehlsausführung
- Erklären Sie grob das Funktionsprinzip von sogenanntem Pipelining. Zerlegung einer bestimmten Aufgabe in Teilaufgaben, welche durch spezialisierte Prozessoren taktsynchron bearbeitet werden. Während der Ausführung des Befehls wird der nächste Befehl schon in eine Befehlswarteschlage geholt.
- Was bedeuten PF, D1, D2 EX und WB im Zusammenhang mit Pipelining? PF : Prefetch (Holen einer Instruktion aus Cache oder Arbeitsspeicher) D1 : Decoder 1 (Decodieren der Instruktion) D2 : Generieren der Speicheradresse EX : Execution (Ausführung der Instruktion) WB : Write Back (Zurückschreiben des Ergebnisses in Cache oder RAM)
- Nennen Sie Beispiele für Funktionsblöcke in der EX (Execution) von superskalaren Architekturen ALU Laden Speichern Fließkomma
- Was ist das Lokalitätsprinzip? Und was hat es mit dem Cache-Speicher zu tun? Speicherreferenzen, die in kürzeren Zeitintervallen auftreten, beziehen sich nur auf einen lokalen Bereich des Gesamtspeichers. Alle Cache-Speicher basieren auf dieser Eigenschaft. Wird ein Wort aus dem Speicher für die CPU geholt, wird für den Cache auch schon die Umgebung aus dem langsamen Speicher mit geholt.
- Der Cache hat zwei Schreibmodi. Wie unterscheiden sich Write-Through Mode und Write-Back Mode? Write-Through Mode: Daten werden sowohl im Cache als auch im Hauptspeicher abgelegt. Write-Back-Mode:Daten werden nur in den Cache geschrieben (schneller, da kein Zugriff über Bussystem). Daten werden erst ins RAM geschrieben wenn sie alt oder von neunen Datenanforderungen verdrängt werden.
- Advertisement
- Bei welcher Architektur werden Split-Caches verwendet? Harvard-Struktur, da Pfade für Befehle und Daten getrennt verlaufen.
- Wofür steht die Abkürzung MESI grundsätzlich? MESI steht für die Zustände eines Cache-Eintrages.
- Was ist eine Branch Prediction? Der Prozessor schaut im Programm nach Sprüngen, Verzweigungen und Gruppen von Befehlen und versucht abzuschätzen, welche als nächstes ausgeführt werden könnten. Diese kommen in den Pufferspeicher. Wenn seine Schätzungen überwiegend richtig sind, ist die CPU gut ausgelastet.
- Was sind Speculative Exceptions? Speculative Exceptions ist eine Kombination aus Branch Prediction und Data Flow Analysis. Die CPU führt spekulativ schon Berechnungen aus und puffert die Ergebnisse für den Fall, dass sie tatsächlich (sehr wahrscheinlich) benötigt werden. Dadurch ist die Ausführungseinheit des Prozessors so gut wie möglich ausgelastet ist.
- Wie wird 1234h im Little-Endian-Format (Intel-Notaion) dargestellt? 1234h = 3412h
- Wie wird 1234h im Big-Endian-Format dargestellt? 1234h = 1234h
- Wie wurde die Rechenleistung bis 2005 überwiegend erhöht? Durch mehrere CPUs in einem Rechner.
- Was heißt TDP? Thermal Design Power – Maximalwert der Leistung, den der Prozessor bei Vollauslastung aufnimmt
- Wo befindet sich der Cache heute und wo früher? Heute: auf der CPU Früher: auf dem Mainboard
- Was ist ein RISC? Ein Rechner mit reduziertem Befehlssatz (Reduced Instruction Set Computer).
- Warum können 1-Wort-Befehle beim RISC schneller verarbeitet werden als mikrocodierte Befehle? Sie sind hardwaremäßig verdrahtet und können deshalb wesentlich schneller abgearbeitet werden
- Was für eine Architektur wird sinnvollerweise bei RISC-Prozessoren verwendet um effektiv arbeiten zu können? Es wird eine Registerarchitektur benutzt, d.h. so viele Register wie möglich um mit den 1-Wort-Befehlen (ein Taktzyklus lang) effektiv arbeiten zu können.
- Wie werden die Multiuser- und Multitasking-Fähigkeiten erreicht? Durch Zusammenfassen von Registern zu Registerbänken.
- Einige Register bleiben für Systemaufgaben reserviert. Die anderen Registerbänke werden bei Kontextwechsel „einfach“ umgeschaltet. Ein Basisregister beinhaltet die Kennzeichnung der momentan aktiven Registerbank. Wie kann nun ein Taskwechsel geling Durch Wechsel des Basisregisterinhaltes.
- Wie wird der benötigte Nachschub an Daten und Befehlen gewährleistet? Durch intelligente Pipeline-Strukturen.
- Ab wie viel Registern ist eine RISC-CPU erst sinnvoll? Ab 32 Registern.
- Was bedeutet EPIC und was zeichnet es aus? EPIC – Explicitly Parallel Instruction Set Computing Mehr Komplexität an den Compiler, wegen der Parallelverarbeitung; mehr Register; Berechnung aller möglichen Verzweigungen eines Rechenvorganges im Voraus, damit die CPU nicht auf Daten warten muss; Fließkomma-Operationen.